5月25日，在电气电子工程师学会（IEEE）举办的国际电路系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波作了题为“半导体新路径探索与实践”的主旨演讲，正式提出指导半导体产业发展的新原则——韬（τ）定律。这是中国首次在全球半导体领域提出产业级演进新原则。华大九天作为国内唯一的3DIC设计验证全流程EDA提供商，其技术能力与韬定律所需的先进封装及设计验证方向高度契合。
韬定律的核心是以“时间（τ）缩微”替代“几何缩微”。“韬”是希腊字母τ的汉语音译，在电路理论中τ代表时间常数——信号从一种状态切换到另一种状态所需的时间，τ越小电路切换越快。韬定律的核心目标是系统性降低时间常数τ，为此华为创新性地提出了“逻辑折叠”等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系，在不依赖极致物理制程的前提下大幅提升晶体管密度与系统性能。
华为介绍，过去六年基于韬定律，华为已成功设计并量产了381款芯片，覆盖移动通信、AI、汽车、工业、数据基础设施等多个领域。在接受上海证券报记者采访时，快思慢想研究院院长田丰评价称：“华为重新定义了半导体性能演进坐标系——将优化目标从晶体管物理尺寸切换至信号传播时间常数τ，并跑通了从理论到381款芯片量产的完整闭环。”芯朋微董事长张立新对记者分析称，华为的韬定律是从系统集成的角度提出的，通过打破冯·诺伊曼架构，发挥数据传输优势，实现芯片级的存算一体，以此克服工艺短板。
在消费电子领域，2026年秋季即将面世的华为手机芯片麒麟2026将首次完整采用逻辑折叠技术。麒麟2026相比传统2D设计芯片晶体管密度提升53.5%，达到238MTr/mm²，P核能效提升41%，峰值频率提升12.7%。密度从155提升到238MTr/mm²，传统几何缩微需要三年迭代才能达到的幅度，华为用一代逻辑折叠即已完成。预计到2031年，基于韬定律的华为高端芯片晶体管密度将达到等效1.4纳米制程的同等水平。
在AI算力领域，昇腾910C已完成1.6万亿参数DeepSeek-V4-Pro大模型全参数后训练。深圳河套学院联合哈尔滨工业大学（深圳）、深圳市大数据研究院及华为，基于昇腾910C国产AI算力集群完成的此次突破，验证了国产芯片支撑世界级超大模型训练的能力。昇腾950DT将于8月正式上线华为云，昇腾芯片正以“一年一代、算力翻倍”的速度演进。值得一提的是，华大九天构建的覆盖异构集成三维芯片协同设计到验证的全流程解决方案，与韬定律所需的先进封装及3DIC技术方向高度契合，可为类韬定律的复杂系统级设计提供关键EDA工具链支撑
华大九天作为国内唯一的3DIC设计验证全流程EDA提供商，已构建从原理图和版图编辑工具Aether 3DIC、物理验证平台Argus 3DIC到电路仿真工具Alps等全流程解决方案，填补了国内高端3DIC设计工具的空白。该全流程技术能力与韬定律所需的先进封装及系统级协同设计验证方向高度契合。